定义
芯片间接口是一种功能模块，用于在同一封装内组装的两个硅芯片之间提供数据接口。芯片间接口利用极短的通道连接封装内的两个芯片，从而实现远超传统芯片间接口的功率效率和极高的带宽效率。
芯片间接口通常由物理层 (PHY) 和控制器模块组成，可在两个芯片的内部互连结构之间提供无缝连接。芯片间 PHY 采用高速 SerDes 架构 或高密度并行架构实现，这些架构经过优化，可支持多种先进的 2D、2.5D 和 3D 封装技术。
芯片间接口是推动行业从单芯片SoC设计向多芯片SoC封装转变的关键因素。这种方法缓解了人们对小工艺节点高成本/低良率的担忧，并提高了产品的模块化程度和灵活性。
芯片间接口是如何工作的？
芯片间接口，就像任何其他芯片间接口一样，在两个芯片之间建立可靠的数据链路。
该接口在逻辑上分为物理层、链路层和事务层。它在芯片运行期间建立并维护链路，同时向应用程序提供连接到内部互连结构的标准化并行接口。
通过添加错误检测和纠正机制（例如前向纠错 (FEC) 和/或循环冗余码 (CRC)）以及重试，可以保证链路可靠性。
物理层架构可以是基于SerDes的，也可以是基于并行的。
- 基于SerDes的架构包含并串（串并）数据转换、阻抗匹配电路以及时钟数据恢复或时钟转发功能。它可以支持NRZ信令或PAM-4信令以实现更高的带宽，最高可达112 Gbps。SerDes架构的主要作用是在简单的二维封装（例如有机基板）中最大限度地减少I/O互连的数量。
- 这种基于并行架构的器件包含多个低速、简单的并行收发器，每个收发器都由一个驱动器和一个接收器组成，并采用时钟转发技术进一步简化架构。它支持DDR型信号传输。并行架构的主要作用是最大限度地降低高密度2.5D封装（例如硅中介层）中的功耗。
芯片间接口的优势
现代芯片设计趋势是采用封装内集成多个芯片的解决方案，以提高模块化和灵活性。这种多芯片方案还能将功能拆分到多个芯片上，从而提高良率，尤其是在单片芯片尺寸接近完整光刻尺寸时，这种方案更具成本效益。
芯片间的接口必须满足此类系统的所有关键要求：
- 能效。 多芯片系统实现应与等效的单芯片实现一样节能。芯片间链路采用短距离、低损耗且无明显不连续性的信道。PHY架构充分利用良好的信道特性来降低PHY复杂度并节省功耗。
- 低延迟。 将服务器或加速器SoC划分为多个芯片不应导致内存架构不统一，因为不同芯片的内存访问延迟差异显著。芯片间接口采用简化的协议，并直接连接到芯片互连结构，从而最大限度地降低延迟。
- 高带宽效率。 先进的服务器、加速器和网络交换机需要在芯片间传输海量数据。芯片间接口必须能够在尽可能减少芯片边缘占用空间的情况下，支持所有所需的带宽。实现这一目标通常有两种方法：一是通过部署单通道数据速率极高（最高可达 112 Gbps）的 PHY 来最大限度地减少所需的通道数；二是通过在低数据速率通道（最高可达 8 Gbps/通道）上使用更小的凸点间距（微凸点）来提高 PHY 的密度，并将这些低数据速率通道并行化，从而达到所需的带宽。
- 稳健的链路。 芯片间链路必须无误。接口必须实现足够稳健的低延迟错误检测和纠正机制，以检测所有错误并以低延迟进行纠正。这些机制通常包括前向纠错（FEC）和重试协议。
芯片间接口应用案例
通过将多个芯片集成到一个封装中，芯片组为延续 摩尔定律提供了另一种途径 ，同时实现了产品模块化和工艺节点优化。芯片组广泛应用于计算密集型、高负载应用，例如高性能计算 (HPC)。
芯片间接口主要有四大应用场景，包括高性能计算 (HPC)、网络、 超大规模数据中心和 人工智能 (AI)等：
规模化SoC
目标是 通过虚拟（芯片间）连接芯片来提高计算能力，并为服务器和AI 加速器创建多个 SKU，从而实现芯片间紧密耦合的性能。
分体式SoC
目标是实现超大型SoC。大型计算芯片和网络交换芯片的尺寸已接近光刻技术的极限。将它们分割成多个芯片可以提高技术可行性，提高良率，降低成本，并延长摩尔定律的适用期。
总计的
目标是将不同芯片中实现的多个不同功能聚合起来，以利用每个功能的最佳工艺节点，降低功耗，并改善 FPGA、汽车和5G基站等应用的外形尺寸。
分解
目标是将中央芯片与 I/O 芯片分离，以便中央芯片能够轻松迁移到先进工艺，同时将 I/O 芯片保持在保守节点上，从而降低产品演进的风险/成本，实现重复使用，并缩短服务器、FPGA、网络交换机和其他应用的上市时间。
芯片间接口和 Synopsys
Synopsys 整合了 丰富的芯片间 112G USR/XSR 和 HBI PHY IP、控制器 IP以及中介层技术，提供全面的芯片间 IP 解决方案，支持芯片分割、芯片解耦、计算扩展和功能聚合。基于 SerDes 的 112G USR/XSR PHY 和基于并行架构的 8G OpenHBI PHY 均采用先进的 FinFET 工艺。可配置控制器采用带有重放功能和可选 FEC 的纠错机制，最大限度地降低误码率，从而实现可靠的芯片间链路。它支持 Arm® 专用接口，可用于相干和非相干数据通信。
https://www.synopsys.com/glossary/what-is-die-to-die-interface.html
