一次成功的PCB交付：Altium Designer设计输出前的实战避坑指南
你有没有遇到过这样的情况？
辛辛苦苦画完板子，信心满满地把文件打包发给PCB板生产厂家，结果三天后收到一封邮件：“您的Gerber缺机械层”、“阻抗未标注”、“盲孔工艺不支持”……更糟的是，打样回来发现丝印全反了、某个电源网络短路——返工不仅浪费时间和成本，还可能拖垮整个项目进度。
在高速高密度成为常态的今天，一个合格的硬件工程师不仅要会“画板”，更要懂“造板”。而连接这两者的桥梁，就是交付前的设计审查。尤其使用Altium Designer这类功能强大的EDA工具时，看似一键生成的制造文件，实则暗藏无数细节雷区。
本文将从一线实战经验出发，系统梳理你在提交PCB生产文件前必须亲自过一遍的关键检查项。不讲空话套话，只说那些真正影响成败的技术点和操作秘籍，帮你实现“一次投板，一次成功”。
图纸完整无遗漏：别让厂家追着你要文件
很多初学者以为导出个Gerber就万事大吉，殊不知这仅仅是起点。一套完整的制造资料包，是确保工厂能准确还原你设计意图的基础。
哪些文件必不可少？
| 文件类型 | 作用说明 | 输出路径（Altium） |
|---|---|---|
| Gerber（RS-274X） | 光绘图形，用于曝光成像 | File → Fabrication Outputs → Gerber Files |
| NC Drill | 钻孔坐标与刀具信息 | File → Fabrication Outputs → NC Drill Files |
| IPC网表（Netlist） | 校验电气连通性 | 可选输出，建议提供 |
| BOM（物料清单） | 贴片元件清单 | Reports → Bill of Materials |
| Pick and Place | SMT贴装坐标文件 | File → Assembly Outputs |
| 装配图（Assembly Drawing） | 指导手工焊接或质检 | 自动生成PDF格式装配图 |
| 特殊工艺说明文档 | 如阻抗要求、表面处理、V-Cut位置等 | 手动撰写TXT或PDF |
✅关键提醒：
- 所有Gerber层命名要规范统一，例如不要混用TopLayer和Component Layer。
- 机械层（Mechanical Layers）中必须包含清晰的板框（Board Outline），并指定哪一层为轮廓层（通常设为Mechanical 1）。
- 丝印层文字高度建议≥1mm，线宽≥0.15mm（约6mil），否则可能出现印刷模糊。
自动化脚本提效：别再手动点五遍菜单
Altium支持通过脚本批量执行输出任务，以下是一个常用的DelphiScript示例：
procedure GenerateManufacturingOutputs; begin RunProcess('CompilePcb'); // 编译当前PCB RunProcess('GenerateGerberFiles'); // 生成Gerber RunProcess('GenerateDrillFiles'); // 生成钻孔文件 RunProcess('GenerateBom'); // 输出BOM RunProcess('GeneratePickPlaceFiles'); // 生成贴片坐标 ShowMessage('✅ 制造文件已全部生成，请前往Output目录核查！'); end;把这个脚本保存为.pas文件，在Altium中运行即可一键触发全流程输出。虽然OutJob也能配置，但脚本更适合标准化流程管理。
📌经验之谈：每次输出后务必打开CAM工具（如GC-Prevue）手动预览Gerber，确认：
- 各层对齐无偏移
- 阻焊开窗与焊盘匹配
- 字符层方向正确（特别是底部丝印是否镜像）
- 没有多余的测试图形或调试标记被误导出
叠层结构不能拍脑袋：你的阻抗控制靠谱吗？
如果你的设计涉及USB 3.0、DDR4、PCIe或千兆以太网，那么忽略叠层设计等于主动埋雷。
Altium里的Layer Stack Manager怎么填？
打开Design → Layer Stack Manager，你会看到板子的垂直剖面图。这里每一层的参数都直接影响最终性能：
| 参数 | 注意事项 |
|---|---|
| 材料类型（Material） | 普通板用FR-4；高频可选Rogers、Isola；HDI常用PP（半固化片） |
| 厚度（Thickness） | 单位务必统一为mm！注意铜厚通常是0.5oz（≈18μm）、1oz（≈35μm） |
| 介电常数（Dk） | FR-4一般取4.2~4.5，精确仿真需查板材手册 |
| 是否为信号层/平面层 | 影响内电层分割与回流路径分析 |
🎯重点来了：
你在Altium里设置的叠层不仅是视觉参考，还会直接参与差分阻抗计算（如Tools → Signal Integrity）。如果实际压合结构与设计不符，测出来的阻抗偏差可能超过±15%，导致信号完整性崩溃。
实战建议：先问厂家，再定方案
不同PCB厂的层压工艺有差异，比如：
- 某些厂最小介质厚度只能做到0.1mm
- 多层板要求对称结构以防翘曲
- 盲埋孔需明确层对关系（L1-L2 via, L3-L6 via等）
📌 正确做法是：
在开始布局前，拿到目标厂家的《工艺能力说明书》，根据其推荐叠层模板进行设计。例如常见四层板推荐结构如下：
Top Signal (Cu 35μm) │ ├─ Prepreg (0.16mm, Dk=4.3) │ GND Plane (Cu 35μm) │ ├─ Core (1.0mm, FR-4) │ Power Plane (Cu 35μm) │ ├─ Prepreg (0.16mm, Dk=4.3) │ Bottom Signal (Cu 35μm)这样既能满足50Ω单端 / 90Ω差分阻抗需求，又符合大多数厂商的标准压合流程。
钻孔精度不是小事：一个过孔断了整块板报废
钻孔是PCB制造中最容易出问题的环节之一，尤其是高密度BGA封装下，微小误差就会引发断孔、偏孔甚至内外层短路。
关键参数必须核对清楚
| 项目 | 常规能力 | 高精度选项 | 注意事项 |
|---|---|---|---|
| 最小机械钻孔 | 0.2mm（8mil） | 0.15mm（需加价） | 孔径越小，断针风险越高 |
| 激光盲孔 | 不支持 | 0.1mm起（仅HDI板） | 需提前确认工艺可行性 |
| 孔位公差 | ±0.05mm | ±0.025mm（控深钻） | 高速背板建议选用 |
| PTH vs NPTH | 必须明确区分 | —— | 属性中勾选“Plated” |
🔍常见错误案例：
某工程师设计了一个M2螺丝安装孔，未取消“镀铜”选项，结果该非金属化孔被意外镀铜，造成底盘接地异常。根源就在于Pad属性中的“Plated”复选框没关！
🔧 解决方法很简单：
右键点击焊盘 → Properties → 确认“Plated”是否勾选。NPTH孔一定要关闭此选项。
脚本辅助检查：快速定位隐患
可以用Tcl脚本扫描所有小于0.2mm的过孔：
# Tcl Script: 查找小于0.2mm的过孔 set small_vias [get_objects -of [get_nets *] -filter "ObjectClass == Via && DrillSize < 0.2"] if {[llength $small_vias] > 0} { foreach via $small_vias { puts "⚠️ 发现小孔：网络 [get_property NetName $via], 孔径 [get_property DrillSize $via]mm" } } else { puts "✅ 所有过孔满足最小孔径要求" }这类脚本可在正式DRC之前运行，作为预筛查手段。
DRC不只是走形式：规则要贴合产线真实能力
很多人把DRC当成“跑一下看看有没有红叉”，其实这是最大的误解。真正的DRC应该是基于制造商工艺能力定制的防护网。
怎么设置合理的Design Rules？
进入Design → Rules，重点关注以下几个类别：
1. Electrical – Clearance（间距）
- 默认值可能是0.254mm（10mil），但对于精细工艺可设为0.1mm（4mil）
- 不同电压等级间需加大间距（如强弱电隔离 ≥ 2mm）
2. Routing – Width（线宽）
- 常规信号线最小4mil（0.1mm）
- 电源线根据电流调整，建议≥10mil @ 1A（具体查载流表）
3. Mask – Solder Mask Expansion（阻焊扩展）
- 通常设为+0.05mm ~ +0.1mm（单边）
- 过大会导致阻焊桥断裂；过小则无法有效遮蔽
4. Plane – Polygon Connect Style（铺铜连接）
- 对热焊盘（Thermal Relief）设置合理颈宽（Spoke Width），避免虚焊
5. Manufacturing – Minimum Solder Mask Sliver（最小阻焊细条）
- 避免两个焊盘之间出现极窄的阻焊残留，易脱落造成短路
💡高级技巧：启用“Teardrop”泪滴功能（Tools → Teardrops），特别是在BGA引脚或细线连接处添加圆弧过渡，显著提升抗应力断裂能力。
用脚本自动导出DRC报告
procedure RunAndExportDRC; var drcResult: TStringList; begin ResetParameters; AddStringParameter('Action', 'RunDRC'); RunProcess('PCB:RunDRC'); drcResult := Client.DrcResults; if drcResult.Count = 0 then ShowMessage('🎉 DRC通过，无违规项') else begin drcResult.SaveToFile('DRC_Report.txt'); ShowMessage(Format('❌ 发现 %d 个DRC错误，报告已保存', [drcResult.Count])); end; end;这个脚本不仅能运行DRC，还能判断是否有错误，并生成归档文件，适合纳入团队评审流程。
终极交付 checklist：老司机都在用的七步法
为了避免遗漏，我总结了一套简洁高效的交付前自检流程，已在多个项目中验证有效：
✅Step 1：完成最终布线与铺铜
确保所有飞线消失，电源分割合理，覆铜连接正确。
✅Step 2：更新并锁定叠层结构
在Layer Stack Manager中确认材料、厚度、铜厚与厂家能力一致。
✅Step 3：运行完整DRC + ERC
排除所有电气和物理违规项，重点关注Clearance、Width、Mask类警告。
✅Step 4：生成OutJob输出文件
包括Gerber、NC Drill、BOM、Pick&Place、装配图等。
✅Step 5：人工预览Gerber
使用GC-Prevue等工具逐层查看：
- 层序是否正确？
- 文字是否倒置？
- 阻焊开窗是否合理？
- 是否存在多余图形？
✅Step 6：编写交付说明文档
新建一个README.txt，注明：
- 板子层数与总厚度
- 表面处理方式（沉金/喷锡/OSP）
- 是否需要阻抗控制及目标值
- 是否有V-Cut或邮票孔
- 特殊工艺要求（如测试点暴露、禁布区）
✅Step 7：压缩打包上传
文件夹命名为：ProjectName_Version_Date_FabFiles.zip
上传至PCB厂家平台或发送邮件。
写在最后：从“画图员”到“可制造性设计师”的跃迁
优秀的硬件工程师，不只是能把电路连通的人，而是能让产品顺利落地的人。
当你在Altium Designer中按下“导出”按钮的那一刻，决定的不只是这一块板的命运，更是后续试产、测试、量产节奏的起点。一个小小的疏忽，可能让团队多花两周等待新样板；而一次严谨的交付，能让整个项目快人一步。
掌握这些检查要点，本质上是在建立一种“制造思维”——理解工厂如何解读你的文件，知道哪些参数会影响良率，明白怎样沟通才能减少来回确认的成本。
下次交板前，不妨停下来问自己一句：
“如果我是工厂工程师，这份资料能让我毫无歧义地做出这块板吗？”
如果是，那就放心提交吧。
